Verilog HDL语言中的阻塞赋值是立即发生的，在一个时钟周期内，变量的新值会立即更新。而非阻塞赋值则是在当前时钟周期之后才会更新，这意味着它们不会影响当前时钟周期内的电路行为。